[아이뉴스24 권용삼 기자] 삼성전자가 글로벌 자동차 산업의 메카인 유럽에서 파운드리 포럼을 열고 전장 분야 핵심 파트너로서의 입지를 강화한다.
![최시영 삼성전자 파운드리사업부 사장이 지난 7월 서울 강남구 삼성동 코엑스에서 열린 '삼성 파운드리 포럼'에서 기조연설을 하고 있는 모습. [사진=삼성전자]](https://image.inews24.com/v1/9b1b6041b12f87.jpg)
삼성전자는 19일(현지시간) 독일 뮌헨에서 '삼성 파운드리 포럼 2023'을 개최하고 최첨단 공정 로드맵과 전장 등 응용처별 파운드리 전략을 공개했다.
이날 행사에서 삼성전자는 최첨단 2나노 공정부터 8인치 웨이퍼를 활용한 레거시 공정에 이르기까지 다양한 맞춤형 솔루션을 선보였으며, '세이프(삼성 어드밴스드 파운드리 에코시스템)' 파트너들은 부스 전시를 통해 최신 파운드리 기술 트렌드와 향후 발전 방향을 공유했다.
구체적으로 삼성전자는 최첨단 2나노 전장 솔루션 양산 준비를 오는 2026년 완료하는 동시에 차세대 '내장형 MRAM(eMRAM)'과 8인치 'BCD 공정' 포트폴리오를 확대한다는 방침이다.
특히 삼성전자는 이번 포럼에서 업계 최초로 5나노 'eMRAM' 개발 계획을 공개하는 등 차세대 전장 파운드리 기술을 선도하겠다는 포부를 밝혔다.
'eMRAM'은 빠른 읽기와 쓰기 속도를 기반으로 높은 온도에서도 안정적으로 동작 가능한 전장용 차세대 핵심 메모리 반도체이다.
앞서 삼성전자는 2019년 업계 최초로 28나노 '완전공핍형 실리콘 온 인슐레이터(FD-SOI)' 공정 기반 eMRAM을 탑재한 제품을 양산한 바 있으며, 현재 2024년 완료를 목표로 'AEC-Q100 그레이드 1'에 맞춰 핀펫(FinFET) 공정 기반 14나노 eMRAM을 개발 중이다.
아울러 2026년 8나노, 2027년에는 5나노까지 eMRAM 포트폴리오를 확대할 계획이다. 8나노 eMRAM의 경우, 기존 14나노 대비 집적도 30%, 속도 33%가 증가할 것으로 삼성전자는 기대하고 있다.
이와 함께 삼성전자는 8인치 'BCD 공정' 포트폴리오도 강화할 계획이다. 이를 위해 현재 양산 중인 130나노 전장 BCD 공정을 2025년 90나노까지 확대한다. 90나노 전장 BCD 공정은 130나노 대비 약 20% 칩 면적 감소가 기대된다.
또 '딥 트렌치 아이솔레이션(DTI)' 기술을 활용해 전장용 솔루션에 적용되는 고전압을 기존 70볼트에서 120볼트로 높일 예정이며, 130나노 BCD 공정에 120볼트를 적용한 공정설계키트(PDK)를 2025년 제공할 계획이다.
이와 함께 삼성전자는 이번 행사에서 'SAFE 파트너'를 비롯해 메모리, 패키지 기판, 테스트 전문 기업 등 20개 파트너와 최첨단 패키지 협의체 '멀티 다이 인터그레이션(MDI) 얼라이언스'를 구축했다.
삼성전자는 협의체를 주도하며 전장과 고성능 컴퓨팅(HPC) 등 응용처별 차별화된 2.5D, 3D 패키지 솔루션을 개발해 나갈 예정이다.
최시영 삼성전자 파운드리사업부 사장은 "차량용 반도체 시장에 최적화된 공정을 적기에 개발해 자율주행 단계별 인공지능(AI) 반도체부터 전력반도체, 마이크로 컨트롤러 유닛(MCU) 등을 고객 요구에 맞춰 양산해 나갈 계획"이라며 "삼성전자만의 차별화된 파운드리 솔루션으로 전기차와 자율주행차 시대를 선도해 나갈 것"이라고 말했다.
/권용삼 기자(dragonbuy@inews24.com)
--comment--
첫 번째 댓글을 작성해 보세요.
댓글 바로가기