KAIST, CMOS 기반 뉴로모픽 반도체 개발

KAIST 전기및전자공학부 최양규, 최성율 교수 공동연구팀이 상용화된 CMOS 트랜지스터를 이용한 고집적 뉴로모픽 반도체를 개발했다고 5일 밝혔다.

상용화된 반도체 제작 공정을 이용해 뉴로모픽 시스템을 구현함으로써 인간의 뇌를 모방한 뉴로모픽 컴퓨팅 시스템의 상용화 가능성을 획기적으로 높일 수 있을 것으로 기대된다.

뉴로모픽 시스템은 인간의 뇌가 매우 복잡한 기능을 수행하지만 소비하는 에너지는 20와트(W) 밖에 되지 않는다는 것에 착안해, 뉴런과 시냅스로 작동하는 인간의 뇌를 모방해 인공지능 기능을 하드웨어로 구현하는 기술이다. 뉴로모픽 하드웨어는 기존의 폰 노이만(von Neumann) 방식과 다르게 인공지능 기능을 초저전력으로 수행할 수 있어 많은 주목을 받고 있다.

뉴로모픽 하드웨어를 구현하기 위해서는, 생물학적 뇌와 동일하게 일정 신호가 통합되었을 때 스파이크를 발생하는 뉴런과 두 뉴런 사이의 연결성을 기억하는 시냅스가 필요하다. 하지만, 디지털 또는 아날로그 회로를 기반으로 구성된 뉴런과 시냅스는 큰 면적을 차지하기 때문에 집적도 측면에서 한계가 있다. 인간의 뇌가 약 천억 개의 뉴런과 백조 개의 시냅스로 구성된다는 점과 비교해 보면 실제로 사용되기 위해서는 집적도를 개선할 필요가 있다.

그동안 다양한 소재 및 구조 기반의 뉴런과 시냅스가 제안되었지만, 대부분 표준 실리콘 미세 공정 기술로 제작될 수 없어 상용화가 어렵고 양산 적용에 문제가 많았다.

연구팀은 단일 트랜지스터를 이용해 인간의 뇌를 모방한 뉴런과 시냅스로 구성된 뉴로모픽 반도체를 구현했다. 이미 널리 쓰이고 있는 표준 실리콘 미세 공정 기술로 제작될 수 있는 단일 트랜지스터로 생물학적 뉴런과 시냅스의 동작을 모방했으며, 이를 동일 웨이퍼(8 인치) 상에 동시 집적해 뉴로모픽 반도체를 제작했다.

기존 양산 트랜지스터에 새로운 동작원리를 적용해, 구조는 같으나 기능이 전혀 다른 뉴로모픽 트랜지스터를 제작한 것이다.

연구팀은 "플로팅 바디와 전하 포집층이 존재하는 MOSFET(metal-oxide-semiconductor field effect transistor)을 이용해, 뉴런과 시냅스 동작을 구현했다. 플로팅 바디에서 나타나는 단일 트랜지스터 래치(single transistor latch) 현상을 이용하면, 일정 신호가 통합되었을 때 스파이크를 발생하는 뉴런 동작을 구현할 수 있다. 또한, 전하 포집층에 전하를 저장함으로써 두 뉴런 사이의 연결성을 기억하는 시냅스 동작 또한 구현할 수 있다."고 제작 원리를 설명했다.

제작된 뉴로모픽 트랜지스터는 현재 양산되고 있는 메모리 및 시스템 반도체용 트랜지스터와 같은 구조로, 트랜지스터가 메모리 기능 및 논리 연산을 수행하는 것은 물론, 새로운 뉴로모픽 동작이 가능함을 실험적으로 보여 준 것에 가장 큰 의미가 있다.

특히 단일 트랜지스터로 구현한 뉴로모픽 반도체는 기존 기술에 비해 집적도를 획기적으로 높일 수 있다. 기존 기술로 뉴런 회로 구성에 필요한 평면적이 21,000 단위인 반면, 새로 개발된 뉴로모픽 트랜지스터는 6 단위 이하로 구현할 수 있어서 집적도가 약 3천500 배 이상 높다.

연구팀은 제작된 뉴로모픽 반도체를 바탕으로 증폭 이득 조절, 동시성 판단 등의 뇌의 기능을 일부 모방했고, 글자 이미지 및 얼굴 이미지 인식이 가능함을 보였다.

논문의 제1저자인 한준규 박사과정은 "상보성 금속 산화막 반도체(CMOS) 기반 단일 트랜지스터를 이용해 뉴런과 시냅스 동작이 가능함을 보였다. 상용화된 CMOS 공정을 이용해 뉴런, 시냅스, 그리고 부가적인 신호 처리 회로를 동일 웨이퍼 상에 동시에 집적함으로써, 뉴로모픽 반도체의 집적도를 개선했고, 이는 뉴로모픽 하드웨어의 상용화를 한 단계 앞당길 수 있을 것"으로 기대했다.

이 연구는 국제 학술지 `사이언스 어드벤시스(Science Advances)' 8월 온라인판에 출판됐다. (논문명 : Co-integration of single transistor neurons and synapses by nanoscale CMOS fabrication for highly scalable neuromorphic hardware).