[e돋보기] 팬 아웃 웨이퍼 레벨 패키지(FOWLP)

[양태훈기자] 팬 아웃 웨이퍼 레벨 패키지(FOWLP, Fan Out Wafer Level Package)는 칩 바깥쪽에 패키지 입출력 단자(I/O, Input/Output)를 배치시키는 패키징(후공정, 반도체 칩을 회로기판에 연결하는 공정) 기술을 말한다.

최근 미세 공정 기술의 발전으로, 반도체 업계에서는 경쟁적으로 작은 크기의 칩셋을 내놓고 있다.

이때 칩과 회로기판을 연결하는 방식이 중요해지는데, 10나노미터(nm, 10억분의 1미터)급 공정에서는 웨이퍼 상태의 칩 위에 볼을 붙여 칩과 회로기판을 연결하는 웨이퍼 레벨 패키지(WLP, Wafer Level Package) 기술을 활용했다.

문제는 10나노미터 이하의 공정의 경우, 웨이퍼 레벨 패키지 방식은 패키지 입출력 단자를 모두 칩셋 안쪽에 배치, 칩 사이즈가 줄어들면 볼 크기와 피치를 줄여야 해 표준 볼 레이아웃을 사용할 수 없다는 것이다.

팬 아웃 웨이퍼 레벨 패키지는 이러한 단점을 극복한 기술이다. 칩 크기가 작아지더라도 표준 볼 레이아웃을 사용할 수 있고, 간단한 패키지 공정으로 볼 그리드 배열(BGA, Ball Grid Array)보다 두께를 얇게 구현할 수도 있다.

관련 업계에서는 팬 아웃 웨이퍼 레벨 패키지 기술이 입출력 단자가 300핀 이상의 집적회로(IC)까지 확대, 적용될 것으로 보고 있다.

베이스밴드(통신칩)와 아날로그 집적회로, 무선주파수(RF) 소자를 비롯해 애플리케이션 프로세서(AP)와 파워 매니지먼트 유닛(PMU) 등까지 적용될 전망.

또 팬 아웃 웨이퍼 레벨 패키지는 인쇄회로기판(PCB) 없이 기존 패키지 대비 칩의 크기를 16분의 1 수준으로 줄일 수 있어 높은 원가 경쟁력도 제공한다.