실시간 뉴스



반도체 패키징 경쟁 '후끈'…삼성·인텔·TSMC도 박차


미세화로는 한계 패키징에서 활로 찾아…파운드리·IDM도 가세

삼성전자는 로직 칩과 4개의 HBM(High Bandwidth Memory) 칩을 하나의 패키지로 구현한 독자 구조의 2.5D 패키지 기술 '아이큐브4(I-Cube4)'를 개발했다. [사진=삼성전자]
삼성전자는 로직 칩과 4개의 HBM(High Bandwidth Memory) 칩을 하나의 패키지로 구현한 독자 구조의 2.5D 패키지 기술 '아이큐브4(I-Cube4)'를 개발했다. [사진=삼성전자]

[아이뉴스24 민혜정 기자] 반도체 패키징 시장이 뜨거워지고 있다. 반도체 미세화 기술이 한계에 봉착하면서 삼성전자, 인텔, TSMC 등 대형 반도체 업체도 패키징에서 활로를 찾고 있다.

21일 한국과학기술기획평가원에 따르면 세계 반도체 패키징 시장은 2015년부터 연평균 4.84% 성장해 2024년 849억 달러(약 98조원)에 이를 전망이다.

반도체 공정은 크게 전공정과 후공정으로 이뤄진다. 전공정은 웨이퍼 위에 반도체 회로를 가공하는 방식이다. 패키징은 후공정으로 제조된 반도체가 훼손되지 않도록 포장하고 반도체 회로에 있는 전기선을 외부로 연결하는 공정이다. 이를테면 애플리케이션 프로세서(AP), D램, 낸드플래시를 하나로 묶어 부피를 줄이고 속도를 향상시키는 식이다.

그동안 패키징은 반도체 제품을 출하하기 위한 단순한 작업이라는 인식이 강했지만 반도체 회로 선폭이 3나노미터(nm) 이하로 줄어드는 등 나노 공정에 한계가 오면서 패키징 기술의 중요성이 높아졌다. 반도체 자체 성능을 향상시키는 게 어렵다보니 다양한 반도체를 한 데 포장하는 패키징 기술에 힘을 쏟는 셈이다.

이에따라 반도체 후공정(OSAT) 업체들이 주력이었던 패키징 시장을 대형 반도체 위탁생산(파운드리) 업체나 반도체 종합기업(IDM)이 노리고 있다.

인텔은 올해 취임한 팻 겔싱어 최고경영자(CEO)가 패키징에 사활을 걸고 있다. 오는 26일(현지시간) 열릴 전략 발표에서도 패키징 로드맵을 공개할 예정이다.

인텔은 2019년 중앙처리장치(CPU), 그래픽처리장치(GPU), 메모리칩 등 다양한 칩을 하나로 모아 3차원(3D)으로 쌓는 패키징 기술 '포베로스'를 선보였고 이를 반도체에 적용하고 있다. 지난달 공개한 차세대 제온 스케일러블 프로세서에도 이를 활용했다.

겔싱어 CEO는 지난 3월 IDM 2.0 전략발표에서 "우리는 혁신과 선도적인 제품을 제공하기 위한 계획을 수립하고 있다"며 "인텔은 고객들이 신뢰할 수 있는 소프트웨어, 반도체, 패키징 및 제조 과정을 갖춘 유일한 기업"이라고 강조했다.

삼성전자도 패키징 사업에 드라이브를 걸고 있다. 이재용 삼성전자 부회장은 지난해 7월 패키징 기술을 개발하는 온양 사업장을 방문해 패키징 사업에 애착을 드러내기도 했다.

삼성전자는 지난 5월 로직 칩과 4개의 고대역 메모리(HBM) 칩을 하나로 구현한 2.5D 패키징 기술 '아이큐브4'를 개발했다. 이를 통해 복수의 칩을 1개의 패키지 안에 배치해 전송 속도는 높이고, 패키지 면적은 줄일 수 있다는 게 회사 측 설명이다.

세계 최대 파운드리 업체 TSMC도 패키징 시장 공략에 박차를 가하고 있다. TSMC는 일본에 공장 설립을 추진 중인데 이곳이 패키징 기지가 될 것이라는 관측이 나오고 있다. TSMC는 2012년부터 CoWoS(Chip-on-wafer-on-substrate)를 개발해 4개의 28nm 칩을 통합한 패키징 기술을 선보였다. 현재 5nm 공정 양산을 위한 패키징을 개발 중이다.

업계 관계자는 "패키징 기술을 고도화해야 하면서 규모가 큰 반도체 업체들도 관련 기술 개발게 박차를 가하고 있다"며 "다양한 기능을 가진 반도체 수요가 높아지면서 패키징이 반도체 업체의 중요한 경쟁력이 됐다"고 강조했다.

/민혜정 기자(hye555@inews24.com)




주요뉴스



alert

댓글 쓰기 제목 반도체 패키징 경쟁 '후끈'…삼성·인텔·TSMC도 박차

댓글-

첫 번째 댓글을 작성해 보세요.

로딩중

뉴스톡톡 인기 댓글을 확인해보세요.



포토뉴스