인텔-TSMC, FPGA 시장서 파운드리 경쟁 치열

[박계현기자] 인텔과 TSMC가 각각 프로그래머블반도체(FPGA) 업계 1, 2위 업체인 자일링스와 알테라의 손을 잡고 10나노급 공정 도입 경쟁을 벌이고 있다.

인텔은 알테라와 12년간의 파운드리사업 계약을 맺고 14나노미터(㎚) 미세공정과 3중 게이트(Tri-Gate) 기술을 활용해 올해 하반기 내로 FPGA 테스트칩을 수탁생산할 예정이다.

TSMC·자일링스 역시 16나노 3D 핀펫(FinFET) 공정을 도입해 올해 내로 주문형반도체(ASIC)급으로 성능을 높인 FPGA 테스트칩을 양산한다는 계획이다.

유독 FPGA 업계에서 10나노급 파운드리 공정을 앞서 도입하는 이유는 FPGA칩이 모바일 애플리케이션 프로세서(AP) 등과 비교해 상대적으로 크기 때문이다. 칩 크기가 클 경우 미세공정 전환시 얻을 수 있는 경제적 효과 또한 더욱 커진다.

이와 관련, 알테라 패트릭 돌시 제품 마케팅 담당 선임이사는 "FPGA 칩은 퀄컴·엔비디아 등에서 생산하는 칩에 비해 크기가 크기 때문에 여전히 미세공정 전환을 통해 얻는 이익이 크다"며 "반도체 칩 사이즈가 클수록 공정기술 개발이 굉장히 효과적이다"고 전했다.

FPGA는 설계를 변경할 수 있는 반도체로, 칩 성능을 지속적으로 개선할 필요가 있는 통신 기지국이나 중계기, 연구개발(R&D) 및 소량 생산용 시제품에 주로 탑재되며 가전제품 등에도 사용된다.

FPGA 시장은 2012년 기준 미화 48억달러(한화 약 5조 4천400억원) 규모로 자일링스와 알테라가 각각 시장점유율 49%, 39%를 차지하며 시장을 양분하고 있다.

속도 경쟁에선 22나노 핀펫 공정에서 자사 제품을 양산하고 있는 인텔 측이 좀 더 앞서는 모양새다. 10나노급 도입 경쟁에서 인텔·알테라 연합은 핀펫 공정을 실질적으로 적용한 제품 양산에 성공한 회사가 인텔 밖에 없다는 자신감을 갖고 있다.

돌시 알테라 선임이사는 "인텔은 22나노 핀펫 공정을 적용해 제품을 양산하고 있지만 다른 회사가 핀펫 공정을 적용해 다른 팹에서 양산된 제품은 전무하다. 인텔이 다른 팹과 비교해 2~4년 앞선 핀펫 기술을 갖고 있다"며 신뢰를 보냈다.

인텔 수닛 리키 커스텀 파운드리 담당 상무는 "인텔 파운드리 사업의 핵심은 트라이게이트 기술"이라며 "경쟁사에게 16나노미터 공정은 핀펫 기술을 소개하는데 집중이 돼 있지만 인텔에게 트라이게이트는 (이미 양산을 시작한) 성숙한 기술"이라고 설명했다.

이어 그는 "인텔과 TSMC와의 차별점은 '실제 양산에 트라이게이트 공정을 이용할 수 있느냐 아니냐'다. 10나노 공정을 도입하면서 트라이게이트 구조를 채택하지 않으면 성능·저항값 측면에서 매우 심각한 위험요소가 있다. TSMC가 16나노에서야 핀펫 기술을 도입하는 것은 20나노 공정에서 도입이 지연된 탓"이라고 덧붙였다.

TSMC는 그간 선행 공정을 약 2년 간의 간격을 두고 도입했지만 올해 20나노미터 제품을 양산하는데 이어 내년에 바로 16나노미터 양산을 시작해 간격을 1년으로 줄이겠다고 공언했다.

모리스 창 TSMC 회장 겸 CEO는 1분기 실적발표 컨퍼런스콜을 통해 "1분기부터 20나노미터 공정에서 제품 양산을 시작했으며 연내 20개의 제품이 생산될 예정"이라며 "이들 초기 제품은 생산수량이 많은 편으로 수율 진전 또한 계획대로 이뤄지고 있다"고 전했다.

이어 그는 "시장·고객사의 수요에 따라 16나노 핀펫 공정이 20나노 공정과 1년 간극을 두고 도입되고 있다. 16나노 핀펫 공정을 이른 시기에 도입할 수 있는 이유는 20나노미터 공정에서 더블패터닝, 상호작용성 등을 학습하면서 적용해 나가기 때문이다. 실제로 16나노 핀펫 공정의 수율 개선이 계획보다 앞서가고 있다"고 덧붙였다.