[IDF 2007]32nm 넘어서 22nm 미세 반도체 공정 도달

인텔이 '꿈의 제조 공정'으로 여겨지는 32나노미터 공정 기술에 대한 계획을 발표했다.

인텔은 18일(현지 시간) 미국 샌프란시스코에서 열리고 있는 인텔개발자회의(IDF)에서 머리카락 5천분의 1크기인 45나노미터(nm) 공정 기반 첫 제품을 발표한데 이어 32nm, 22nm 공정계획까지 밝혔다.

폴 오텔리니 인텔 사장 겸 최고경영자(CEO)는 이날 업계 개발자 및 전문가들을 대상으로 32nm 공정 기술을 이용해 제작된 시제품을 업계 최초로 공개했다. 시제품에는 19억 개 이상의 트랜지스터를 내장할 수 있는 로직 및 메모리(SRAM, Static Random Access Memory)가 들어간다.

19억개의 트랜지스터가 집적된다는 것은 종이에 마침표를 콕 찍은 것 같은 크기의 '점' 하나에 400만 개 이상의 트랜지스터가 탑재된다는 의미다. 32nm 공정으로 생산되는 칩의 실제 크기는 현재 출시되고 있는 65nm 공정 기반 프로세서의 절반 이상으로 줄어들 것으로 알려졌다.

또한 32nm 칩에는 45nm 공정의 펜린 제품군에 적용되는 하프늄 절연체 기반 하이케이 기술과 메탈게이트 기술의 차세대 버전인 2세대 트랜지스터 기술도 적용된다.

오텔리니 사장은 이같은 인텔의 선진 기술들을 설명하면서 32nm 공정 기술을 사용해 제작된 최초의 300mm 웨이퍼도 선보였다.

인텔의 공정기술 부문 브라이언 크란츠 부사장은 "2009년에 양산될 32nm 공정의 SRAM 칩의 경우 셀의 크기가 0.182um에 불과하다"고 설명했다. 그는 45nm 공정 기반 프로세서 첫 제품 하퍼타운이 오는 11월에나 출시되지만 이 역시 '무어의 법칙'에 따라 2년여만에 출시되는 만큼 32nm 칩도 2009년 안에 선을 보일 수 있을 것이라고 덧붙였다.

오텔리니 사장은 또한 32nm에서 한단계 더 발전한 22nm 공정 기술을 2011년까지 선보이겠다고 공언했다.

22nm 기술은 그동안 트랜지스터 집적의 한계라고 지적되는 물리적 한계를 뛰어넘는 수준이어서 인텔이 실제로 2011년까지 이 약속을 지킬 수 있을지 업계에서도 의문이 제기됐던 부분이다.

그러나 오텔리니 사장은 "그 어느 때보다도 고객들이 컴퓨터 성능 증가를 강력하게 원하고 있다는 것은 바꿔 말하면 우리가 보다 빠르게 차세대 제조 기술로 넘어가야 한다는 것을 의미한다"며 "이는 인텔의 의지가 아니라 트랜지스터의 집적도는 매 2년마다 2배씩 증가한다는 '무어의 법칙'에 따라 현재 인텔에서 일어나고 있는 현상"이라고 강조했다.

◇인텔의 공정 기술 로드맵