TSMC, 차세대 패키징은 CoPoS로…유리기판은 2030년 이후

[아이뉴스24 권서아 기자] 인공지능(AI) 반도체 확산으로 첨단 패키징 경쟁이 치열해지는 가운데 TSMC가 유리기판보다 패널 기반 패키징(CoPoS) 상용화에 먼저 나선다. 업계에서 차세대 기술로 주목받는 유리기판은 2030년 이후에야 본격 양산이 가능할 것이라는 전망이 나왔다.

17일 시장조사업체 트렌드포스에 따르면 TSMC는 현재 CoPoS(Chip-on-Panel-on-Substrate) 개발에 집중하고 있다. CoPoS는 반도체 칩을 웨이퍼(반도체 원판)가 아닌 패널 위에 구현하는 방식으로, 반도체 수요 증가에 대응하기 위한 차세대 패키징 기술로 꼽힌다.

TSMC는 패널 규격을 310×310㎜로 표준화했으며 올해 장비·소재 검증을 거쳐 내년 시범 생산, 2028년 하반기 양산에 나설 계획이다.

트렌드포스는 TSMC의 다음 목표가 유리기판이 될 것으로 예상하면서 상업 생산 시점은 2030년 이후를 꼽았다.

유리기판 상용화의 최대 걸림돌은 글라스관통전극(TGV) 기술이다. 레이저 가공 과정에서 발생하는 미세 균열과 비아(Via) 크기 편차, 10마이크로미터(㎛) 이하 초미세 홀 금속 충진 등이 해결 과제로 꼽힌다. 대량 생산 과정에서 필요한 고정밀 정렬 기술 확보도 쉽지 않은 상황이다.

대형 패널의 평탄도 유지도 난제다. 유리는 유기기판보다 평탄도가 높지만 500×500㎜ 이상 크기에서는 나노미터 수준의 평탄도를 유지하기 어렵다. 여러 소재를 적층하는 과정에서 발생하는 열팽창계수(CTE) 차이에 따른 휨(Warpage) 현상도 수율 저하 요인으로 꼽힌다.

트렌드포스는 유리기판 시대의 잠재 수혜자로 대만 패널업체를 지목했다.

일부 업체는 이미 최대 620×750㎜ 크기의 패널을 활용해 PMIC(전력관리반도체)와 무선주파수(RF) 칩용 팬아웃-패널레밸패키징(FO-PLP) 제품을 양산하고 있다. 대형 유리 가공과 정밀 정렬, 박막 증착 기술을 오랜 기간 축적해온 만큼 유리기판 시장에서도 경쟁력을 확보할 수 있다는 분석이다.

소재·장비 업체들도 대응에 속도를 내고 있다.

일부 소재 업체는 공정 온도를 180도 이하로 낮춘 저온 경화 절연재를 개발했으며, 장비 업체들은 레이저 가공과 화학식각을 결합한 2단계 공정을 통해 10㎛ 이하 비아 형성 기술을 확보했다. 해당 기술은 글로벌 주요 종합반도체기업(IDM)의 인증을 통과해 출하가 확대되고 있는 것으로 알려졌다.

트렌드포스는 "대만의 대형 유리 가공 역량과 반도체 기업들의 첨단 패키징 기술이 결합되면서 유리기판 시장에서 새로운 경쟁 우위를 확보할 수 있을 것"이라고 전망했다.