"우리가 최초"····삼성·TSMC·인텔, 나노 기술 격전

[아이뉴스24 민혜정 기자] 반도체 위탁생산(파운드리) 업체들의 3나노미터(nm, 1나노는 10억 분의 1m) 선단 공정 기술 개발이 점입가경이다. 성능과 전력효율을 높일 수 있는 소재 발굴, 구조 설계를 선점하겠다며 사활을 걸고 있다.

12일 업계에 따르면 인텔, 삼성전자, TSMC 등 주요 반도체 기업들은 11일부터 16일까지 일본 교토에서 개최되는 반도체학회' VLSI(Very Large Scale Integration) 심포지엄'에서 나노 공정과 관련된 기술을 공개했다.

미세공정의 핵심은 회로 선폭을 얼마나 세밀하게 좁히는가에 있다. 선폭을 의미하는 나노미터는 성인 머리카락 한 올의 10만분의 1에 불과하다. 선폭을 줄일수록 반도체 성능과 전력 효율이 향상되기 때문에 5G 통신, 인공지능(AI) 등을 구현하기 위해서는 미세 공정이 필수적이다. 지난해부터는 삼성전자를 시작으로 3나노 이하 공정 경쟁이 시작됐다.

인텔은 VLSI에서 2나노급 반도체 양산에 적용할 '파워비아' 기술을 발표했다. 파워비아는 반도체 소자 뒷면에 전력을 공급하는 기술이다. 칩의 뒷면에 전력 공급 장치를 단 것은 인텔이 세계 최초다.

반도체를 작동하려면 전기가 필요하다. 그동안 회로가 그려진 웨이퍼 전면에 배선을 적용해 전력을 공급하는 전면 전력공급 방식을 썼다. 전면 전력공급은 신호를 전달하는 회로와 전력공급 배선을 같이 배치해 많은 면적을 차지한다는 한계를 지닌다. 공정 미세화에 따라 더 가는 배선을 연결해야 하는데, 신호와 전력 배선이 혼용돼 노이즈가 발생하기 쉽다.

반면 후면 전력공급 방식은 트랜지스터 위쪽에서는 신호만 주고받고, 아래쪽에서는 전력만 공급한다. 간섭이 발생하지 않아 전력 효율성을 높이고 반도체 성능까지 끌어 올릴 수 있다.

인텔은 메테오 레이크 E코어에 파워비아를 적용한 테스트칩을 만들어 실험했다. 그 결과 코어(연산 장치)의 속도는 6% 향상됐다. 패키징 단계에서 전력공급 문제는 30% 이상 해소됐다. 반도체 미세화에 따른 발열 문제 역시 파워비아 테스트 칩에서 상당 부분 개선했다고도 설명했다.

인텔 관계자는 "성공적으로 후면 전력공급에 성공했을 뿐 아니라 반도체 셀 밀도를 높여 비용 절감효과도 나타났다"고 말했다.

삼성전자는 개발 중인 3나노 2세대 공정에 대한 내용을 공개했다. 3나노 2세대 공정은 기존 4나노 공정과 비교해 속도는 22%, 전력 효율은 34% 높아진 것으로 나타났다.

삼성전자가 자사 4나노 공정과 비교해 차세대 공정 사양을 공개한 건 이번이 처음이다. 그동안 5나노 공정 대비 성능 30%, 전력 50%, 면적 35% 수준으로 개선되는 것만 설명해 왔다.

4나노 공정은 10여년간 반도체 업계를 주도했던 핀펫 구조를 사용한 마지막 삼성전자 공정이다. 삼성전자는 3나노 1세대부터 차세대 트랜지스터 구조인 '게이트올어라운드(GAA)'를 적용했다.

반도체의 구성을 이루는 트랜지스터는 전류가 흐르는 채널과 채널을 제어하는 게이트로 구분되는데, GAA는 채널의 4면을 게이트가 둘러싸고 있다. 트랜지스터는 게이트와 채널의 접촉면이 많을수록 전류 흐름을 세밀하게 제어할 수 있다.

이에 따라 GAA는 반도체의 전류 흐름을 세밀하게 제어하는 등 채널 조정 능력이 높아지는 효과를 볼 수 있다. 게이트와 채널이 3면에서 맞닿아 있는 기존 핀펫 구조보다 GAA가 전력효율을 높일 수 있는 셈이다.

삼성전자는 지난해 6월 세계 최초로 3나노 GAA 공정의 반도체를 양산했다. 라이벌인 세계 1위 반도체 위탁생산(파운드리) TSMC도 지난해 말 3나노 공정을 시작했지만 핀펫 방식을 고수하고 있다.

TSMC는 1나노급 이하에 적용할 소재인 2차원(2D) 전이금속 디칼코제나이드(TMD) 기술을 공개했다.

TSMC는 반금속 비스무트(Bi)를 2D 소재의 접촉 전극으로 사용할 경우 저항을 크게 줄이는 반면 전류는 늘릴 수 있다고 강조했다.

현재 반도체 핵심 소재인 실리콘의 한계를 극복하고 에너지 효율도 최고 수준으로 높일 수 있다는 설명이다. TSMC는 이번 연구 결과가 인공지능(AI)과 전기자동차 등 신기술 응용 분야에 활용될 것으로 보고 있다.

다만 TSMC와 삼성전자를 제외하고 7나노 이하 공정에서 경쟁력을 보이고 있는 기업이 없는 상황에서 3나노 이하 경쟁이 실제로 이뤄질지 미지수라는 전망도 나온다. 일각에선 생산능력을 아직 검증 받지 못하고 기술 성과를 발표 하는 인텔 등 기업에 대한 의구심도 많다.

업계 관계자는 "삼성과 TSMC 이외에도 경쟁 플레이어들이 많아진다는 건 반도체 업계 활성화를 위해 반가운 일"이라면서도 "삼성과 TSMC도 계획대로 선단 공정이 진행되지 못할 때도 많은데 다른 기업들이 3나노 이하 공정에 바로 성공할지는 지켜봐야 할 것"이라고 강조했다.